上海芯熾SC1254 與ADI AD9253 差別
2024-2-24 15:43:11??????點擊：
一. ADC 采樣輸出延時
AD9253 輸出延時為 17 個時鐘延時。
SC1254 的 ADC 一旦開始上電工作后第一個采樣的點到 AD 輸出的延遲是固定的是采樣時鐘的 19 個時鐘周期，后續(xù)即根據(jù)時鐘速度一直輸出后續(xù)所轉化的數(shù)據(jù)，只有第一次上電建立的時候會有一個固定延時，此延時如需確定，需要將寄存器 0x3D 地址配置為 0x20 延遲 10ms 后將 0x3D 地址再配置為 0x00。
二. ADC 四通道輸出對齊
SC1254 如需通道對齊則需要將寄存器 0x08 地址配置為 0x03 延遲 10ms 后將 0x08 地址再配置為 0x00 將數(shù)字FIFO 復位即可對齊四通道數(shù)據(jù)。
三. ADC VREF 默認輸出
SC1254 的 VREF 引腳默認不輸出，如要輸出需要進行配置：將 30 地址配置為 F6。
四. ADC 時鐘輸入懸空時
SC1254 時鐘輸入懸空時功耗較大。屬于正常現(xiàn)象。
五. 輸入結構區(qū)別
AD9253 的輸入支持全查分與偽差分，偽差分有效位 10 位左右。
SC1254 輸入信號的幅度調整到差分模擬輸入范圍 2Vpp 以內,可以采用差分運算放大器或巴倫作為模擬輸入的前端，芯片的 VCM 輸出要接入運放或巴倫的共模電壓輸入。運放或巴倫選擇適合輸入帶寬即可，差分輸入的 RC網(wǎng)絡，可以參考數(shù)據(jù)手冊或根據(jù) 1/（2πRC）計算。偽差分結構有效位會降低到 7 位以下。且差分輸入共模要保持在 0.95V 附近。
全查分偽差分
六. One-lane 輸出通道有區(qū)別
AD9253 one-lane 輸出如下：
SC1254 one-lane 輸出如下：
且 one-lane 輸出需要配置：0x3F 配置為 0x04；0x32 配置為 0x00；0x21 配置為 0x40
七. 寄存器區(qū)別(具體寄存器地址請以手冊為準)
(1) 調節(jié) DCO 與 DATA delay 寄存器區(qū)別：
AD9253 可進行 DCO 輸出相位以及輸入時鐘的相位調節(jié)，可通過 0x16 地址的 bit[3:0]配置 DCO 的輸出相位，0x16 地址的的 bit[6:4]配置輸入時鐘的相位。
SC1254 調節(jié) DCO、FCO 與 DATA 延時，DCO 延時可通過 0x33 地址的 bit[4:2]選擇相對應的檔位進行調節(jié)；FCO 延時可通過 0x17 地址的 bit[7:5]選擇相對應的檔位進行調節(jié)，另外可以通過 0x33 地址的 bit0 對 DCO 輸出進行反相，通過 0x33 地址的 bit1 對 FCO 輸出進行反相(FCO 的輸出模式可以通過 0x35 地址的 bit[3:0]進行調節(jié))。DATA 延時配置地址在 0x42 可通過 bit[2:0]調節(jié) D0 輸出延時；bit[5:3]調節(jié) D1 輸出延時。
(2) 時鐘分頻寄存器區(qū)別：
AD9253 時鐘分頻器調節(jié) 0x0B 地址的 bit[2:0]的 000-111，分別對應 1-8 分頻。
SC1254 時鐘分頻器調節(jié) 0x0B 地址的 bit[3:0]的 0000-1000，分別對應 1-8 分頻（即 0000 與 0001 均代表 1 分頻）。
(3) 測試模式下兩種模式輸出有所區(qū)別
AD9253 在+Full-scale short 16bit 模式的數(shù)字測試字輸出為 1111 1111 1111 1100；在 checkboard 16bit 模式的數(shù)字測試字輸出為 1010 1010 1010 1000。
SC1254 在+Full-scale short 16bit 模式的數(shù)字測試字輸出為 1111 1111 1111 1111；在 checkboard 16bit 模式的數(shù)字測試字輸出為 1010 1010 1010 1010。
(4) 輸出調整區(qū)別：
AD9253 輸出調整在 0x15 地址:bit[5:4]調節(jié) LVDS 輸出端接電阻阻值，以及 bit0 調節(jié)輸出驅動能力。
SC1254 輸出調整在 0x34 與 0x41 地址，0x34 地址可以調節(jié) DCO 與 FCO LVDS 輸出端接電阻阻值，0x41 地址可以調節(jié) D0 與 D1 LVDS 輸出端接電阻阻值。
(5) 未有寄存器
AD9253 的 0xFF 地址的 bit0 為傳輸數(shù)據(jù)使能；0x09 地址 bit0 為時鐘占空比穩(wěn)定器使能；0x0C 地址 bit2 為斬波功能使能；0x18 地址 bit[2:0]內部基準電壓調節(jié)；0x101 地址 bit0 為 SDIO 關斷。
SC1254 未有 AD9253 中該功能的寄存器。表 1 SPI 時序參數(shù)
圖 1 串行端口接口時序
SPI 時序為 CPOL=0，CPHA=0;
最高位為讀寫使能位 1：讀；0：寫；
寄存器地址為 12 位 A11-A0，A11 為 MSB，A0 為 LSB；
寄存器地址對應的數(shù)據(jù)為 D7-D0，D7 為 MSB，D0 為 LSB；
- 上一篇：上海芯熾SC1249 14 位 3GSPS JESD204B 2024/2/24
- 下一篇：SC1464 16通道集成16位1 MSPS雙極性輸入、雙路 2024/2/5
