集成電路板是電路板的一種，多種電路被集成到了一塊電路板上。為增進大家對集成電路板的認識，本文將介紹靜電對集成電路板的危害，并對集成電路板的封裝形式予以探討。如果你對集成電路板具有興趣，不妨繼續往下閱讀哦。


一、靜電對集成電路板的危害


靜電關于微電子作業損害極大，電子廠對靜電的防護對錯常嚴峻的，可是電子廠為啥要防靜電，靜電對集成電路終究有著如何的損害，請看下面。


首要，靜電對電路板的榜首個損害便是靜電吸附，它會構成嚴峻的污染，都知道電路板出產技能央求車間時潔凈車間或超凈車間，可是國內許多廠商很難做到一個微粒都沒有，可是如今央求塵土顆粒粒徑由正本的0.3μm下降到如今的0.1μm，但假定吸附的塵土粒子的粒徑大于線條寬度時，很簡略使商品作廢。


其次便是靜電放電的損害，它會構成器材擊穿損害，靜電放電是電荷堆集的進程，當電荷堆集到必定程度時，有個導體挨近它就會發作靜電放電，假定帶有必定靜電量的導體器材獨自放在或裝入電路模塊時，它會立刻被擊穿，器材遭到靜電進犯不會立刻發作損壞景象，可是會下降它的牢靠性，會給廠商帶來必定的扔掉。


第三便是電子煩擾，它會構成損壞，靜電放電會輻射出許多的無線電波，而這些電波都是有頻率的，會對周邊的微處理器構成很大的煩擾，就會構成程序換亂，材料差錯，嚴峻影響了現代化出產的程序。


依據以上的介紹，信任咱們對靜電損害有了更深一層的了解，格外是從事電子作業的同仁，這么愈加詳細的分析靜電對集成電路板的損害，愈加有利于咱們對防護靜電做出十分好的差異。


二、集成電路板封裝形式


1、SOP小外形封裝


SOP，也能夠叫做SOL和DFP，是一種許多見的元器材辦法。一同也是外表貼裝型封裝之一，引腳從封裝兩頭引出呈海鷗翼狀(L字形)。封裝資料分塑料和陶瓷兩種。始于70年代晚期。


SOP封裝的運用計劃很廣，除了用于存儲器LSI外，還輸入輸出端子不跨過十-40的范疇里，SOP都是廣泛最廣泛的外表貼裝封裝。后來，為了習氣出產的需求，也逐步派生出SOJ、SSOP、TSSOP、SOIC等一些小外形封裝。


2、PGA插針網格陣列封裝


PGA芯片封裝辦法多見于微處理器的封裝，通常是將集成電路(IC)包裝在瓷片內，瓷片的底部是擺放成方形的插針，這些插針就能夠刺進獲焊接到電路板上對應的插座中，十分適宜適需求一再插波的運用場合。關于相同管腳的芯片，PGA封裝通常要比曩昔多見的雙列直插封裝需用面積更小。


PGA封裝具有插撥操作更便當，牢靠性高及可習氣更高的頻率的特征，前期的騰躍芯片、InTel系列CPU中的80486和PenTIum、PenTIum Pro均選用這種封裝辦法。


3、BGA球柵陣列封裝


BGA封裝是從插PGA插針網格陣列改進而來，是一種將某個外表以格狀擺放的辦法覆滿引腳的封裝法，在運作時即可將電子信號從集成電路上載導至其地址的打印電路板。在BGA封裝下，在封裝底部處引腳是由錫球所替代，這些錫球能夠手動或透過自動化機器配備，并透過助焊劑將它們定位。


BGA封裝能供給比別的如雙列直插封裝或四側引腳扁平封裝所包容更多的接腳，悉數設備的境地外表可作為接腳運用，比起周圍綁縛的封裝類型還能具有更短的均勻導線長度，以具有愈加的高速效能。


4、DIP雙列直插式封裝


所謂DIP雙列直插式封裝，是指選用雙列直插辦法封裝的集成電路芯片，絕大大都中小計劃集成電路IC均選用這種封裝辦法，其引腳數通常不跨過十0個。選用DIP封裝的CPU芯片有兩排引腳，需求刺進到具有DIP構造的芯片插座上。DIP封裝的芯片在從芯片插座上插拔時應分外留神，避免損壞引腳