模數(shù)轉(zhuǎn)換AD9251-20EBZ參數(shù),功能介紹,AD9251-20EBZ應(yīng)用電路圖
精度，并保證在整個工作溫度范圍內(nèi)無失碼。該 ADC 內(nèi)置多種功能特性，可使器件的靈活性達(dá)到最佳、系統(tǒng)成本最低，例如可編程時鐘與數(shù)據(jù)對準(zhǔn)、生成可編程數(shù)字測試碼等?？色@得的數(shù)字測試碼包括內(nèi)置固定碼和偽隨機(jī)碼，以及通過串行端口接口(SPI)輸入的用戶自定義測試碼。采用一個差分時鐘輸入來控制所有內(nèi)部轉(zhuǎn)換周期。數(shù)字輸出數(shù)據(jù)格式為偏移二進(jìn)制、格雷碼或二進(jìn)制補(bǔ)碼。每個 ADC 通道均有一個數(shù)據(jù)輸出時鐘(DCO)，用來確保接收邏輯具有正確的鎖存時序。該器件支持 1.8V 和 3.3V 兩種 CMOS 電平，輸出數(shù)據(jù)可以在單條輸出總線上多路復(fù)用。SC1252 采用符合 RoHS 標(biāo)準(zhǔn)的 64 引腳的 QFN 封裝。
典型應(yīng)用電路
SC1252 輸入信號、輸入時鐘、外部直流引腳等外圍器件的典型應(yīng)用電路如下。
模擬輸入網(wǎng)絡(luò)
ADC 的最佳性能是通過差分驅(qū)動模擬輸入來實現(xiàn)的。對于低于~10 MHz 的基帶應(yīng)用，信噪比是一個關(guān)鍵參數(shù)，建議采用差動變壓器耦合的輸入配置(見圖 12)，為了偏置模擬輸入，VCM 電壓可以連接到變壓器二次繞組的中心抽頭。在第二奈奎斯特區(qū)及以上的輸入頻率下，大多數(shù)放大器的噪聲性能不足以達(dá)到 SC1252 的真實信噪比性能。對于大于~10MHz 的應(yīng)用，信噪比是一個關(guān)鍵參數(shù)，建議采用差分雙巴倫耦合作為輸入配置（見圖 11）。不建議單端驅(qū)動 SC1252 輸入。在任何配置中，并聯(lián)電容器 C 的值取決于輸入頻率和源阻抗，可能需要減小或移除。表 7 顯示了設(shè)置 RC 網(wǎng)絡(luò)的建議值。但是，這些值取決于輸入信號，應(yīng)僅用作啟動指南。
時鐘輸入網(wǎng)絡(luò)
為充分發(fā)揮芯片的性能，應(yīng)利用一個差分信號作為 SC1252 采樣時鐘輸入端（CLK+/-）的時鐘信號。輸入時鐘引腳有內(nèi)部偏置，無需外部偏置。建議采樣射頻變壓器配置，如圖 13 所示?？缃釉谧儔浩魃系谋硨Ρ承ぬ鼗O管可以將輸入到 SC1252 中的時鐘信號限制為約差分 0.8V 峰峰值。這樣，既可以防止時鐘的大電壓擺幅饋通至其它部分，還可以保留信號的快速上升和下降時間，這一點對低抖動性能來說非常重要?；鶞?zhǔn)配置方式SC1252 的內(nèi)置比較器可檢測出 SENSE 引腳的電壓，從而將基準(zhǔn)電壓配置成兩種不同的模式見表 8。如果 SENSE 引腳接地，則基準(zhǔn)放大器開關(guān)參考放大器開關(guān)連接到內(nèi)部電阻分壓器在內(nèi)部將 VREF 設(shè)為 1.0 V，如果 SC1252 的內(nèi)部基準(zhǔn)用于驅(qū)動多個轉(zhuǎn)換器以提高增益匹配，則必須考慮其他轉(zhuǎn)換器對基準(zhǔn)的加載。當(dāng) SENSE 腳連接到 AVDD 時，內(nèi)部基準(zhǔn)電壓被禁用，允許使用外部基準(zhǔn)電壓，外部基準(zhǔn)電壓必須限制在 1.0 V 的最大值。建議不要讓 SENSE 引腳浮動。
- 上一篇：沒有啦
- 下一篇：模數(shù)轉(zhuǎn)換器(ADC) ADI AD9251-65EBZ PD 2022/11/21
