SC1252 是一款單芯片、雙通道、14 位、20MSPS/40MSPS/65MSPS/80MSPS 模數(shù)轉換器（ADC），采用 1.8V 電源供電，內置高性能采樣保持電路和片內基準電壓源。該產(chǎn)品采用多級差分流水線架構，內置輸出糾錯邏輯，在 80 MSPS 數(shù)據(jù)速率時可提供 14 位

精度，并保證在整個工作溫度范圍內無失碼。該 ADC 內置多種功能特性，可使器件的靈活性達到最佳、系統(tǒng)成本最低，例如可編程時鐘與數(shù)據(jù)對準、生成可編程數(shù)字測試碼等。可獲得的數(shù)字測試碼包括內置固定碼和偽隨機碼，以及通過串行端口接口(SPI)輸入的用戶自定義測試碼。采用一個差分時鐘輸入來控制所有內部轉換周期。數(shù)字輸出數(shù)據(jù)格式為偏移二進制、格雷碼或二進制補碼。每個 ADC 通道均有一個數(shù)據(jù)輸出時鐘(DCO)，用來確保接收邏輯具有正確的鎖存時序。該器件支持 1.8V 和 3.3V 兩種 CMOS 電平，輸出數(shù)據(jù)可以在單條輸出總線上多路復用。SC1252 采用符合 RoHS 標準的 64 引腳的 QFN 封裝。

典型應用電路
SC1252 輸入信號、輸入時鐘、外部直流引腳等外圍器件的典型應用電路如下。
模擬輸入網(wǎng)絡
ADC 的最佳性能是通過差分驅動模擬輸入來實現(xiàn)的。對于低于~10  MHz 的基帶應用，信噪比是一個關鍵參數(shù)，建議采用差動變壓器耦合的輸入配置(見圖 12)，為了偏置模擬輸入，VCM 電壓可以連接到變壓器二次繞組的中心抽頭。在第二奈奎斯特區(qū)及以上的輸入頻率下，大多數(shù)放大器的噪聲性能不足以達到 SC1252 的真實信噪比性能。對于大于~10MHz 的應用，信噪比是一個關鍵參數(shù)，建議采用差分雙巴倫耦合作為輸入配置（見圖 11）。不建議單端驅動 SC1252 輸入。在任何配置中，并聯(lián)電容器 C 的值取決于輸入頻率和源阻抗，可能需要減小或移除。表 7 顯示了設置 RC 網(wǎng)絡的建議值。但是，這些值取決于輸入信號，應僅用作啟動指南。

時鐘輸入網(wǎng)絡
為充分發(fā)揮芯片的性能，應利用一個差分信號作為 SC1252 采樣時鐘輸入端（CLK+/-）的時鐘信號。輸入時鐘引腳有內部偏置，無需外部偏置。建議采樣射頻變壓器配置，如圖 13  所示。跨接在變壓器上的背對背肖特基二極管可以將輸入到 SC1252 中的時鐘信號限制為約差分 0.8V 峰峰值。這樣，既可以防止時鐘的大電壓擺幅饋通至其它部分，還可以保留信號的快速上升和下降時間，這一點對低抖動性能來說非常重要。基準配置方式SC1252 的內置比較器可檢測出 SENSE 引腳的電壓，從而將基準電壓配置成兩種不同的模式見表 8。如果 SENSE 引腳接地，則基準放大器開關參考放大器開關連接到內部電阻分壓器在內部將 VREF 設為 1.0  V，如果 SC1252 的內部基準用于驅動多個轉換器以提高增益匹配，則必須考慮其他轉換器對基準的加載。當 SENSE 腳連接到 AVDD 時，內部基準電壓被禁用，允許使用外部基準電壓，外部基準電壓必須限制在 1.0 V 的最大值。建議不要讓 SENSE 引腳浮動。