SC1252 是一款雙通道、14位模數(shù)轉(zhuǎn)換器(ADC).

SC1252 是采用多級差分流水線架構(gòu)，內(nèi)置高性能采樣保持電路和片內(nèi)基準電壓源的雙通道、14位、20MSPS/40MSPS/65MSPS/80MSPS 模數(shù)轉(zhuǎn)換器（ADC），采用 1.8V 模擬電源供電。
SC1252 內(nèi)置輸出糾錯邏輯，在 80 MSPS 采樣速率時可提供 14 位精度，并在整個工作溫度范圍內(nèi)無失碼狀態(tài)。內(nèi)置多種功能模式可使 SC1252 的靈活性達到最佳、系統(tǒng)成本最低，例如生成可編程數(shù)字測試碼等。可獲得的數(shù)字測試碼包括內(nèi)置固定碼和偽隨機碼，以及可通過串行接口(SPI)進行配置的用戶自定義測試碼。
SC1252 需要一對差分時鐘輸入來控制所有內(nèi)部轉(zhuǎn)換，數(shù)字輸出數(shù)據(jù)格式為偏移二進制或二進制補碼。每個 ADC 通道均有一個數(shù)據(jù)輸出時鐘(DCO)，用來確保接收數(shù)據(jù)具有正確的鎖存時序。
SC1252 支持 1.8V 和 3.3V 兩種 CMOS 輸出電平，輸出數(shù)據(jù)可以在單條輸出總線上多路復(fù)用。SC1252 采用 64 引腳的 QFN 封裝。

技術(shù)規(guī)格
ADC 直流特性

除非另有說明，AVDD=1.8 V、DRVDD=1.8 V、80MSps 采樣率，VIN=?1.0 dBFS 差分輸入、1.0 V 內(nèi)部基準電壓

SC1252
上海芯熾科技集團有限公司所有，未經(jīng)允許，不得外傳
20 / 21
應(yīng)用信息
電源和接地建議
建議使用兩個獨立的電源為 SC1252 供電：一個用于模擬電源 AVDD，一個用于數(shù)字輸出電源
DRVDD。對于 AVDD 和 DRVDD，應(yīng)使用多個不同的去耦電容以屏蔽高頻和低頻噪聲。去耦電容應(yīng)
放置在接近器件引腳的位置，并盡可能縮短走線長度。SC1252 僅需要一個 PCB 接地層。對 PCB 模
擬、數(shù)字和時鐘模塊進行合理的去耦和巧妙的分隔，可以輕松獲得最佳的性能。
裸露焊盤散熱塊建議
為獲得最佳的電氣性能和熱性能，必須將 ADC 底部的裸露焊盤連接至模擬地 AGND。PCB 上裸
露的連續(xù)銅平面應(yīng)與 SC1252 的裸露焊盤匹配。銅平面上應(yīng)有多個通孔，以便獲得盡可能低的熱阻路
徑以通過 PCB 底部進行散熱。應(yīng)當填充或堵塞這些通孔，防止通孔滲錫而影響連接性能。為了最大
化地實現(xiàn) ADC 與 PCB 之間的覆蓋與連接，應(yīng)在 PCB 上覆蓋一個絲印層，以便將 PCB 上的連續(xù)平面
劃分為多個均等的部分。這樣，在回流焊過程中，可在 ADC 與 PCB 之間提供多個連接點。而一個連
續(xù)的、無分割的平面則僅可保證在 ADC 與 PCB 之間有一個連接點。
VCM
VCM 引腳應(yīng)通過一個 0.1uF 電容去耦至地。
RBIAS
SC1252 需要將一個 10 kΩ 電阻置于 RBIAS 引腳與地之間。該電阻用來設(shè)置 ADC 內(nèi)核的主基準
電流，該電阻容差至少為 1%。
基準電壓源去耦
VREF 引腳應(yīng)通過外部一個低 ESR 0.1uF 陶瓷電容和一個低 ESR 1.0uF 電容的并聯(lián)去耦至地。
SPI 端口
當需要轉(zhuǎn)換器充分發(fā)揮其全動態(tài)性能時，應(yīng)禁用 SPI 端口。通常 SCLK 信號、CSB 信號和 SDIO
信號與 ADC 時鐘是異步的，因此，這些信號中的噪聲會降低轉(zhuǎn)換器性能。如果其它器件使用板上 SPI
總線，則可能需要在該總線與 SC1252 之間連接緩沖器，以防止這些信號在關(guān)鍵的采樣周期內(nèi)，在轉(zhuǎn)
換器的輸入端發(fā)生變化。
數(shù)據(jù)輸出
如有數(shù)據(jù)輸出延時固定需求，則有上電時序要求（需先上 DRVDD 的電間隔 ms 級延時之后再給
AVDD 上電）。若需通道間數(shù)據(jù)同步輸出，則需對數(shù)據(jù)輸出 path 進行復(fù)位(即對 0x08 地址寫 0x03，
再將 0x08 地址配置為 0x00 即可)。