SC1269  是一款雙通道  16  位，最高轉換速度  125MSps，基于流水線架構的模數轉換器（ADC），內部集成了時鐘緩沖、基準電壓源、輸入采樣保持等功能模塊，實現對模擬輸入高速高精度模數轉換。并集成了獨特的數字校準
算法，在不影響功耗的前提下，有效提升ADC 動態特性。輸出為  1.8V  全并行  CMOS  電平，采用三線制  SPI  串行接口實現內部寄存器的讀寫操作。SC1269 采用  64 腳  QFN 封裝，  額定溫度范圍-40℃至 85℃工業溫度范圍。 


SC1269可替代AD9268


主要性能
?  1.8V  模擬電源供電
?  1.8V CMOS  輸出供電
?  低功耗：750mW（125MSps）
?  信噪比(SNR) : 78dBFS(70MHz, 125MSps)
?  無雜散動態范圍(SFDR) : 88dBc(70MHz, 
125MSps)
?  中頻采樣頻率達 400MHz  以上
?  小信號輸入噪聲: -154.0dBm/Hz(200Ω輸入阻
抗，70MHz，125MSps)
?  可編程  ADC  內部基準電壓源
?  集成   ADC  采樣保持輸入
?  靈活的模擬輸入范圍：1Vpp  至   2Vpp
?  差分模擬輸入 650MHz  帶寬
?  ADC  時鐘占空比穩定器
?  串行端口控制
?  QFN-64  封裝   9mm x 9mm
應用場合
?  通信
?  分集無線電系統
?  多模式數字接收器(3G)
GSM、EDGE、W-CDMA、LTE、
CDMA2000、WiMAX、TD-SCDMA
?  I/Q  解調系統
?  智能天線系統
?  通用軟件無線電
?  寬帶數據應用

?  超聲設備

典型應用電路
SC1269 輸入信號、輸入時鐘、外部直流引腳等外圍器件的典型應用電路如下。
模擬輸入網絡
當輸入頻率處于第二或更高奈奎斯特區域時，大多數放大器的噪聲性能無法滿足要求以達到SC1269 真正的  SNR 性能。建議使用的輸入配置是差分雙巴倫耦合（見圖  15）。在這種配置中， 輸入交流耦合，這些電阻補償輸入巴倫的損耗，向驅動器提供 50Ω阻抗。在雙巴倫和變壓器配置中，輸入電容和電阻的值取決于輸入頻率和源阻抗，并且可能需要降低或去掉。表 7 列出了設置RC 網絡的建議值。當輸入頻率較高時，將鐵氧體磁珠與電阻串聯并去掉電容可以實現良好的性能。不過，這些值取決于輸入信號，且只能用作初始參考。

時鐘輸入網絡
為充分發揮芯片的性能，應利用一個差分信號作為  SC1269  采樣時鐘輸入端（CLK+/-）的時鐘信號。輸入時鐘引腳有內部偏置，無需外部偏置。如果這些輸入懸空，建議將  CLK-引腳拉低以防止雜散時鐘。建議采樣射頻變壓器配置，如圖  16  所示。跨接在變壓器上的背對背肖特基二極管可以將輸入到  SC1269  中的時鐘信號限制為約差分  0.8V  峰峰值。這樣，既可以防止時鐘的大電壓擺幅饋通至其它部分，還可以保留信號的快速上升和下降時間，這一點對低抖動性能來說非常重要。