xx99av.com-日韩成人小视频,国产成人激情视频,精品一区二区三区视频,日本麻豆一区二区三区视频

產生原因
隨著現代科學技術的迅猛發展,特別是數字系統已廣泛應用于各種學科領域及日常生活,微型計算機就是一個典型的數學系統。但是數字系統只能對輸入的數字信號進行處理,其輸出信號也是數字信號。而在工業檢測控制和生活中的許多物理量都是連續變化的模擬量,如溫度、壓力、流量、速度等,這些模擬量可以通過傳感器或換能器變成與之對應的電壓、電流或頻率等電模擬量。為了實現數字系統對這些電模擬量進行檢測、運算和控制,就需要一個模擬量與數字量之間的相互轉換的過程。即常常需要將模擬量轉換成數字量,簡稱為AD轉換,完成這種轉換的電路稱為模數轉換器(Analog to Digital Converter) ,簡稱ADC;或將數字量轉換成模擬量,簡稱DA轉換,完成這種轉換的電路稱為數模轉換器(Digital to Analog Converter) ,簡稱DAC,圖1是某微機控制系統框圖。


ADC和DAC基本原理及特點
模數轉換器(ADC)的基本原理
模擬信號轉換為數字信號,一般分為四個步驟進行,即取樣、保持、量化和編碼。前兩個步驟在取樣-保持電路中完成,后兩步驟則在ADC中完成。


常用的ADC有積分型、逐次逼近型、并行比較型/串并行型、Σ -Δ調制型、電容陣列逐次比較型及壓頻變換型。下面簡要介紹常用的幾種類型的基本原理及特點:


1 積分型(如TLC7135) 。積分型ADC工作原理是將輸入電壓轉換成時間或頻率,然后由定時器/計數器獲得數字值。其優點是用簡單電路就能獲得高分辨率,但缺點是由于轉換精度依賴于積分時間,因此轉換速率極低。初期的單片ADC大多采用積分型,現在逐次比較型已逐步成為主流。雙積分是一種常用的AD 轉換技術,具有精度高,抗干擾能力強等優點。但高精度的雙積分AD芯片,價格較貴,增加了單片機系統的成本。


2 逐次逼近型(如TLC0831) 。逐次逼近型AD由一個比較器和DA轉換器通過逐次比較邏輯構成,從MSB開始,順序地對每一位將輸入電壓與內置DA轉換器輸出進行比較,經n次比較而輸出數字值。其電路規模屬于中等。其優點是速度較高、功耗低,在低分辨率( < 12位)時價格便宜,但高精度( > 12位)時價格很高。


3 并行比較型/串并行比較型(如TLC5510) 。并行比較型AD采用多個比較器,僅作一次比較而實行轉換,又稱FLash型。由于轉換速率極高, n位的轉換需要2n - 1個比較器,因此電路規模也極大,價格也高,只適用于視頻AD 轉換器等速度特別高的領域。串并行比較型AD結構上介于并行型和逐次比較型之間,最典型的是由2個n /2位的并行型AD轉換器配合DA轉換器組成,用兩次比較實行轉換,所以稱為Halfflash型。


4 Σ-Δ調制型(如AD7701) 。Σ- Δ型ADC以很低的采樣分辨率( 1位)和很高的采樣速率將模擬信號數字化,通過使用過采樣、噪聲整形和數字濾波等方法增加有效分辨率,然后對ADC輸出進行采樣抽取處理以降低有效采樣速率。Σ-Δ型ADC的電路結構是由非常簡單的模擬電路和十分復雜的數字信號處理電路構成。


5 電容陣列逐次比較型。電容陣列逐次比較型AD在內置DA轉換器中采用電容矩陣方式,也可稱為電荷再分配型。一般的電阻陣列DA轉換器中多數電阻的值必須一致,在單芯片上生成高精度的電阻并不容易。如果用電容陣列取代電阻陣列,可以用低廉成本制成高精度單片AD轉換器。最近的逐次比較型AD轉換器大多為電容陣列式的。


6 壓頻變換型(如AD650) 。壓頻變換型是通過間接轉換方式實現模數轉換的。其原理是首先將輸入的模擬信號轉換成頻率,然后用計數器將頻率轉換成數字量。從理論上講這種AD的分辨率幾乎可以無限增加,只要采樣的時間能夠滿足輸出頻率分辨率要求的累積脈沖個數的寬度。其優點是分辨率高、功耗低、價格低,但是需要外部計數電路共同完成AD轉換。


數模轉換器(DAC)的基本原理
DAC的內部電路構成無太大差異,一般按輸出是電流還是電壓、能否作乘法運算等進行分類。大多數DAC由電阻陣列和n個電流開關(或電壓開關)構成。按數字輸入值切換開關,產生比例于輸入的電流(或電壓) 。此外,也有為了改善精度而把恒流源放入器件內部的。DAC分為電壓型和電流型兩大類,電壓型DAC有權電阻網絡、T型電阻網絡和樹形開關網絡等;電流型DAC有權電流型電阻網絡和倒T型電阻網絡等。


1 電壓輸出型(如TLC5620) 。電壓輸出型DAC雖有直接從電阻陣列輸出電壓的,但一般采用內置輸出放大器以低阻抗輸出。直接輸出電壓的器件僅用于高阻抗負載,由于無輸出放大器部分的延遲,故常作為高速DAC使用。


2 電流輸出型(如THS5661A ) 。電流輸出型DAC很少直接利用電流輸出,大多外接電流- 電壓轉換電路得到電壓輸出,后者有兩種方法:一是只在輸出引腳上接負載電阻而進行電流- 電壓轉換,二是外接運算放大器。


3 乘算型(如AD7533) 。DAC中有使用恒定基準電壓的,也有在基準電壓輸入上加交流信號的,后者由于能得到數字輸入和基準電壓輸入相乘的結果而輸出,因而稱為乘算型DAC。乘算型DAC一般不僅可以進行乘法運算,而且可以作為使輸入信號數字化地衰減的衰減器及對輸入信號進行調制的調制器使用。


4 一位DAC。一位DAC與前述轉換方式全然不同,它將數字值轉換為脈沖寬度調制或頻率調制的輸出,然后用數字濾波器作平均化而得到一般的電壓輸出,用于音頻等場合。


ADC和DAC的主要技術指標
1 ADC分辨率指輸出數字量變化一個最低有效位(LSB)所需的輸入模擬電壓的變化量。


2 ADC的精度決定于量化誤差及系統內其他誤差之總和。一般精度指標為滿量程的±0. 02% ,高精度指標為滿量程的0. 001%。


3 轉換速率是指完成一次從模擬轉換到數字的AD轉換所需的時間的倒數。積分型AD的轉換時間是毫秒級屬低速AD,逐次比較型AD是微秒級屬中速AD,全并行/串并行型AD可達到納秒級。


4 量化誤差由于AD 的有限分辨率而引起的誤差,即有限分辨率AD的階梯狀轉移特性曲線與無限分辨率AD (理想AD)的轉移特性曲線(直線)之間的最大偏差。通常是1個或半個最小數字量的模擬變化量,表示為1LSB、1 /2LSB。 DAC的主要技術指標


1 分辯率指輸出模擬電壓的最小增量,即表明DAC輸入一個最低有效位(LSB)而在輸出端上模擬電壓的變化量。


2 建立時間是將一個數字量轉換為穩定模擬信號所需的時間,也可以認為是轉換時間。DA中常用建立時間來描述其速度,而不是AD中常用的轉換速率。一般地,電流輸出DA建立時間較短,電壓輸出DA則較長。


3 精度是指輸入端加有最大數值量時,DAC的實際輸出值和理論計算值之差,它主要包括非線性誤差、比例系統誤差、失調誤差。


4 線性度在理想情況下,DAC的數字輸入量作等量增加時,其模擬輸出電壓也應作等量增加,但是實際輸出往往有偏離。


ADC和DAC的發展趨勢和應用前景
自電子管ADC面世以來,經歷了分立半導體、集成電路數據轉換器的發展歷程。ADC和DAC的生產已進入全集成化階段,同時在轉換速度和轉換精度等主要指標上有了重大突破,還開發了一些具有與計算機直接接口功能的芯片。在集成技術中,又發展了模塊、混合和單片機集成數據轉換器技術。對高速ADC和DAC的發展策略是在性能不受影響的前提下盡量提高集成度,為最終用戶提供產品的解決方案。對ADC和DAC的需求大量增加,而且要求性能指標有較寬覆蓋面,以便適應不同場合應用的要求。ADC主要的應用領域不斷拓寬,廣泛應用于多媒體、通訊、自動化、儀器儀表等領域。對不同的領域的不同要求,例如接口、電源、通道、內部配置的要求,每一類ADC都有相應的優化設計方法;同時,用戶不僅要考慮到ADC本身的工藝和電路結構,而且還應考慮到ADC的外圍電路,如相應的信號調理電路等模擬電路的設計。


隨著通信事業、多媒體技術和數字化設備的飛速發展,信號處理越來越趨向數字化,促進了高速DAC有了長足進步,牽動著DAC制造商研制出許多新結構、新工藝及各種特殊用途的高速DAC。高速DAC的應用領域主要有三個方面:數字化儀器,包括波形重建和任意波形發生器;直接數合成(DDS) ,包括接收器本機振蕩器、跳頻無線電設備、通信系統、正交調制(QAM)系統和雷達系統;圖形顯示系統,包括失量掃描和光柵掃描。

數據轉換器技術是模擬信號和數字信號之間的重要橋梁,低電壓、大電流、高效率、小尺寸、低成本是ADC /DAC轉換器發展的趨勢。同時, ADC /DAC轉換器的效率和密度也在不斷增加。除此以外,通信與網絡設備的集成化趨勢需要ADC /DAC轉換器集成更多的功能,同時具有更寬的輸出電壓或多路輸出。近年來轉換器產品已達到數千種,ADC和DAC的市場呈穩步增長的發展趨勢,它們在現代軍用和民用電子系統中均顯示出其重要性。

SC08D9501 是一款低功耗，高性能 CMOS 模數轉換器，以 8 位分辨率將雙通道的信號數字化，采樣率高達 1.5GSPS(非 DES 模式)，或者單通道的高達 3.0GSPS(DES 模式)。SC08D9501 具有出色的精度和動態性能，而功耗卻低于 2 瓦。SC08D9501 功能包括用于多芯片同步的自動同步，每個通道的 15 位可編程增益和 12 位加符號可編程失調調整。該 ADC 內部采樣保持放大器和擴展的自校準方案可實現除奈奎斯特以外的所有動態參數的非常平坦的響應，可產生 9.0 有效位數(ENOB)，輸入信號為 100MHz，1.5GHz 采樣
率，同時提供 10-18的誤碼率(CER)，以單路 1.9V 電源在 1.5GSPS 的非多路復用模式下耗散典型的1.95 瓦特。 每個通道都有其自己的獨立 DDR 數據時鐘 DCLKI 和 DCLKQ，當兩個通道都加電時它們是同相的，因此只能使用一個數據時鐘來捕獲所有數據，并以與輸入相同的速率發送出去采樣時鐘。如果選擇了 1：2  Demux 模式，則每個通道的第二個 10 位 LVDS 總線將變為活動狀態，因此輸出數據速率的發送速度要慢兩倍，以放寬數據捕獲時序的要求。該器件還可以用作單個 3.0GSPS ADC 來對 I 或 Q 輸入之一進行采樣。輸出格式可以編程為偏移二進制或二進制補碼，并且低電壓差分信號（LVDS）數字輸出與 IEEE  1596.3-1996 兼容，但可調節的共模電壓介于 0.8V 和 1V 之間。
SC08D9501 采用 QFN128 封裝，額定工業溫度范圍為-40°C 至+ 85°C。