ADC081000CIYB/高性能、低功耗8位、1 GSPS A/D轉(zhuǎn)換器

SC1281/SC1282 雙通道 8 位 1.0/1.5GSps 或單通道 8 位 2.0/3.0 GSps ADC

SC1281/SC1282是采用多級(jí)差分流水線架構(gòu)，內(nèi)置高性能采樣保持電路和片內(nèi)基準(zhǔn)電壓源的雙通道、8位、1.0/1.5GSPS模數(shù)轉(zhuǎn)換器（ADC）或單通道、8位、2.0/3.0GSPS模數(shù)轉(zhuǎn)換器（ADC）。
SC1281/SC1282具有杰出的動(dòng)態(tài)性能與低功耗特性。采用1.9V電源供電，SC1282在輸入信號(hào)為
103MHz ， 1.5GSPS 采樣率 下 ， 可 產(chǎn)生 7.9 有效位數(shù) (ENOB) ，同時(shí)提供 10-18
的誤碼率 (CER) ，在
1.5GSPS的Non-demux模式下典型功耗為1.98W。SC1281在輸入信號(hào)為103MHz，1.0GSPS采樣率下，可產(chǎn)生7.95有效位數(shù)(ENOB)，在1.0GSPS的Non-demux模式下典型功耗為1.17W。為方便抓取數(shù)據(jù)，每個(gè)通道都有其獨(dú)立DDR數(shù)據(jù)時(shí)鐘DCLKI和DCLKQ，并且SC1281/SC1282支持1:2  Demux  模式，在該模式下每個(gè)通道的第二組8  bit  LVDS總線被激活，輸出數(shù)據(jù)速率變?yōu)闀r(shí)鐘速率的一半。輸出格式可以配置為偏移二進(jìn)制（默認(rèn)）或二進(jìn)制補(bǔ)碼，并且低電壓差分信號(hào)（LVDS）數(shù)字輸出與IEEE 1596.3-1996兼容，可調(diào)節(jié)的共模電壓為0.8V或1.2V。SC1281/SC1282采用128引腳的QFN封裝，額定工業(yè)溫度范圍為-40°C至+ 125°C。

主要性能
?  卓越的精度和動(dòng)態(tài)性能
?  低功耗，在較低的采樣率下進(jìn)一步降低
?  內(nèi)部端接、緩沖、差分模擬輸入
?  SPI 串行控制接口
?  雙邊沿采樣模式(I 與 Q 需提供相同輸入)
?  輸出測(cè)試模式
?  1:1 Non-demux 或 1:2 Demux LVDS 輸出
?  多芯片系統(tǒng)的自動(dòng)同步特性
?  單路 1.9V±0.1V 電源
應(yīng)用場(chǎng)合
?  數(shù)字示波器
?  寬帶通信
?  數(shù)字采集系統(tǒng)

典型應(yīng)用電路
SC1281/SC1282 模擬輸入信號(hào)、模擬輸入時(shí)鐘等外圍器件的典型應(yīng)用電路如下。
模擬輸入網(wǎng)絡(luò)
使用全差分模式可以保證 ADC 獲得最佳性能。建議使用差分雙巴倫配置來驅(qū)動(dòng) SC1281/SC1282，（見圖 25），也可以使用全差分運(yùn)放替代巴倫來驅(qū)動(dòng) ADC。
SC1281/SC1282可以配置為雙通道1.0/1.5  GSPS （非DES模式）或單通道2.0/3.0  GSPS （DES模式）。當(dāng)SC1281/SC1282配置為單通道2.0/3.0  GSPS（DES模式）時(shí)，VinI+和VinQ+應(yīng)該用完全相同的信號(hào)輸入，VinI-和VinQ-應(yīng)該用完全相同的信號(hào)輸入，I路和Q路輸入的輸入阻抗為100?（單端50?），因此ADC在DES模式下，應(yīng)采用1:1的巴倫來進(jìn)行驅(qū)動(dòng)。在DES模式下驅(qū)動(dòng)ADC的示例電路見
圖24，推薦巴倫為TC1-1-13MA+。在單端應(yīng)用中使用 VIN-接共模電壓，VIN+接輸入信號(hào)的輸入網(wǎng)絡(luò)方式，單端應(yīng)用中 ADC 性能會(huì)有所下降，因此不建議單端驅(qū)動(dòng) SC1281/SC1282 輸入。

時(shí)鐘輸入網(wǎng)絡(luò)
為充分發(fā)揮芯片的性能，應(yīng)利用一個(gè)差分信號(hào)作為 SC1281/SC1282 采樣時(shí)鐘輸入端（CLK+/-）的時(shí)鐘信號(hào)，輸入時(shí)鐘電路內(nèi)部存在偏置，無需外部偏置，使用 AC 耦合輸入即可。建議使用巴倫驅(qū)動(dòng)輸入，如圖 26  所示。過高的輸入時(shí)鐘信號(hào)可能會(huì)引起模擬輸入偏置電壓的變化，過低的輸入時(shí)鐘電平將導(dǎo)致動(dòng)態(tài)性能不佳，為了避免這些問題，請(qǐng)將時(shí)鐘信號(hào)保持在推薦范圍內(nèi)。輸入時(shí)鐘信號(hào)的占空比會(huì)影響 SC1281/SC1282 的動(dòng)態(tài)性能，芯片可以在 45%至 55%的指定時(shí)鐘占空比范圍內(nèi)保持性能。尤其是在雙邊沿采樣（DES）模式下，時(shí)鐘盡量保持在 50%占空比可以使芯片保持較高性能。且高速、高性能 ADC 需要具有最小相位噪聲或抖動(dòng)的非常穩(wěn)定的輸入時(shí)鐘信號(hào)，請(qǐng)保證輸入時(shí)鐘信號(hào)抖動(dòng)盡量小。
差分輸入時(shí)鐘應(yīng)具有 100Ω(使用 balun 時(shí))的特性阻抗。輸入時(shí)鐘信號(hào)的線路盡可能的短，耦合電容與芯片的距離也應(yīng)盡可能的小，且使其遠(yuǎn)離任何其他信號(hào)，防止其他信號(hào)會(huì)在輸入時(shí)鐘信號(hào)中引
入抖動(dòng)。此外，時(shí)鐘信號(hào)需要適當(dāng)?shù)倪M(jìn)行隔離，避免時(shí)鐘信號(hào)將噪聲引入模擬輸入中。