SC1269 是一款單芯片、雙通道、16 位、80MSPS/105MSPS/125MSPS 模數轉換器(ADC)，采用 1.8V 電源供電，內置高性能采樣保持電路和片內基準電壓源。該產品采用多級差分流水線架構，內置輸出糾錯邏輯，在 125MSPS 數據速率時可提供 16 位精度，并保證在整個工作溫度范圍內無失碼。該 ADC 內置多種功能特性，可使器件的靈活性達到最佳、系統成本最低，例如生成可編程數字測試碼等?？色@得的數字測試碼包括內置固定碼和偽隨機碼，以及通過串行端口接口(SPI)輸入的用戶自定義測試碼。采用一個差分時鐘輸入來控制所有內部轉換周期。數字輸出數據格式為偏移二進制、格雷碼或二進制補碼。每個 ADC 通道均有一個數據輸出時鐘(DCO)，用來確保接收邏輯具有正確的鎖存時序。該器件支持 1.8V CMOS 輸出及 LVDS 輸出，輸出數據可以在單條輸出總線上多路復用。

SC1269 采用符合 RoHS 標準的 64 引腳的 QFN 封裝。 

主要性能
?  1.8V 模擬供電
?  1.8V 數字輸出供電
?  低功耗：
495mW (125MSPS)
?  信噪比(SNR)：
76.6dBFS（fin=30.5MHz@125MSPS）
?  無雜散動態范圍（SFDR）：
88dBc（fin=30.5MHz@125MSPS）
?  片內基準電壓源和采樣保持電路
?  QFN-64 封裝 9mm× 9mm 
應用場合
?  通信
?  分集無線電系統
?  多模式數字接收器
?  I/Q 解調系統
?  智能天線系統
?  電池供電儀表
?  手持式示波器
?  便攜式醫療成像
?  超聲
?  雷達/LIDAR

應用信息
電源和接地建議
建議使用兩個獨立的電源為 SC1269 供電：一個用于模擬電源 AVDD，一個用于數字輸出電源DRVDD。對于 AVDD 和 DRVDD，應使用多個不同的去耦電容以屏蔽高頻和低頻噪聲。去耦電容應放置在接近器件引腳的位置，并盡可能縮短走線長度。SC1269 僅需要一個 PCB 接地層。對 PCB 模擬、數字和時鐘模塊進行合理的去耦和巧妙的分隔，可以輕松獲得最佳的性能。裸露焊盤散熱塊建議為獲得最佳的電氣性能和熱性能，必須將 ADC 底部的裸露焊盤連接至模擬地 AGND。PCB 上裸露的連續銅平面應與 SC1269 的裸露焊盤匹配。銅平面上應有多個通孔，以便獲得盡可能低的熱阻路徑以通過 PCB 底部進行散熱。應當填充或堵塞這些通孔，防止通孔滲錫而影響連接性能。為了最大化地實現 ADC 與 PCB 之間的覆蓋與連接，應在 PCB 上覆蓋一個絲印層，以便將 PCB 上的連續平面劃分為多個均等的部分。這樣，在回流焊過程中，可在 ADC 與 PCB 之間提供多個連接點。而一個連續的、無分割的平面則僅可保證在 ADC 與 PCB 之間有一個連接點。
VCM
VCM 引腳應通過一個 0.1uF 電容去耦至地。
RBIAS
SC1269 需要將一個 10 kΩ 電阻置于 RBIAS 引腳與地之間。該電阻用來設置 ADC 內核的主基準電流，該電阻容差至少為 1%。
基準電壓源去耦
VREF 引腳應通過外部一個低 ESR 0.1uF 陶瓷電容和一個低 ESR 1.0uF 電容的并聯去耦至地。
SPI 端口
當需要轉換器充分發揮其全動態性能時，應禁用 SPI 端口。通常 SCLK 信號、CSB 信號和 SDIO信號與 ADC 時鐘是異步的，因此，這些信號中的噪聲會降低轉換器性能。如果其它器件使用板上 SPI
總線，則可能需要在該總線與 SC1269 之間連接緩沖器，以防止這些信號在關鍵的采樣周期內，在轉換器的輸入端發生變化。